интерфейсы DDR, DDR2, DDR3. Пример печатной платы с трассировкой интерфейса DDR3 на планки памяти, с выравниванием байтов данных и шины адреса и управления.

12 слоев.
1352 компонента.
5000 выводов.
Контроль волновых сопротивлений сигналов DDR и других скоростных интерфейсов.
Микросхемы DDR на плате и разъем для установки планок памяти DDR3.
Время выполнения проекта - 4 недели.

Пример выравнивания одного из байтов данных во внутреннем слое.